Flip Chip 공정이란 쉽게 말해서 반도체 칩을 제조하는 과정에서 웨이퍼의 Etching, Sputtering 등의 공정이 끝나면 테스트를 거치고 최종적으로 Packaging을 하게 된다. Packaging 이란 Outer lead(기판과 칩을 전기적으로 연결하는 외부단자)가 형성된 기판에 칩이 실장하고 플라스틱 몰딩을 하는 것을 말한다. 이 Outer
2-2. ICP
1) ICP 정의
아르곤(Ar)을 플라즈마 가스로 이용하여 고주파 발생기로부터 발생된 주파수(2.45GHz) 영역에서 유도코일에 의해 발생된 플라즈마 발생소스에는 평판형(planar)(와선형), 나선형(helical)(실린더형)
이 있다.
2) ICP의 원리
Coil에 고주파 가하면 자기장 발생
챔버 주위로 원형의
Si treatment; Contact 저항 등의 개선을 위한 표면 처리
8. Plasma Doping; Counter-doping, Shallow Junction 형성 등을 위한 이온 주입
⇒ 반도체 제조 공정의 50% 이상이 플라즈마를 활용한 공정임.
Electrostatic E-Field
Coupling of ion energy & ion flux
high pressure operation
low ion density (~1E9/cm3)
Inductive E-Field
Decoupling of ion e
1) Cathode dark space, Anode dark space
cathode 및 anode 주변의 어두운 경계지역
2) Cathode layer, Anode layer
이온의 전극에서의 neutralization 으로 photon 방출 지역
3) Negative glow
가스의 ionization 및 excitation 이 가장 많이 밝은 지역
4) Faraday dark space
가스 이온화와 감소 지역, 약간 어두운 지역
5) Positive column
1. LCD(Liquid Crystal Display)의 정의
인가전압에 따른 액정의 투과도의 변화를 이용하여 각종 장치에서 발생되는 여러 가지 전기적인 정보를 시각정보로 변화시켜 전달하는 전자 소자이다. CRT와는 달리 자기발광성이 없어 후광이 필요하지만 동작 전압이 낮아 소비 전력이 적고, 휴대용으로 쓰일 수 있어
Si
N-type
PECVD
Deposited SiO2 by PECVD
Isolation process
○ Photolithography
PR
SiO2
N-type
Si
N-type
⦁Deposit photoresist on SiO2.
SiO2
N-type
Si
N-type
⦁Expose UV light. The part of unexposed removes because of negative PR.
○ Wetetching
SiO2
N-type
Si
N-type
SiO2
2. 이론
Pattern 공정을 하기 위해서는 주변의 청정도가 매우 중요한데, 아래 그림에서 보는 것과 같이 Clean room 에서 빛에 노출되지 않는 환경을 구비한 후 공정을 시작하여야 한다.
◦ Cleaning & Wet-Station 의 중요성
모든 반도체 공정은 오염물들의 근원이고 이는 소자의 성능과 수율에 직접적인
etch stopper stagger type , Back channel etched stagger type and Top gate structure including Coplanar type, Stagger type.
2. Amorphous Silicon은 보통 staggered TFT가 사용되는데 그 이유는 a-Si:H의 높은 resistance때문이다.
Resistance 때문에 Gate와 overlap되는 source와 drain이 있는 TFT는 좋은 전기적 특성을 가지게 된다.
-Amorphous silicon is usually u
Ⅰ. 서론
1.1. 연구배경 및 목적
순철, 45C, 연강, 편상흑연주철, 구상흑연주철의 마운팅, 폴리싱, 부식, 사진현상 및 인화의 과정에 중점을 두고 각 시편의 금속조직을 관찰한다.
각종 재료로 제조된 부품의 외관 결함은 용이하게 발견할 수 있으나, 내부결함은 찾아내기가 용이하지 않다. 국산부
Etching system
주로 화학적인 반응에 의해 에칭 진행
이온의 충돌에 의한 이방성 에칭이 되기 어려움
아래 위 두 전극의 크기는 거의 같이 보이지만
반응관 벽면은 접지되어 있으므로
RF가 인가되는 전극에 비해 웨이퍼가 올려져 있는 접지된 전극의 면적이 훨씬 크다.
Reactive Ion Etching system
충돌하